任何Fab生产的芯片，都会包含一定比例的次品。良品数量在全部生产的成品中所占的比例称为良率（yield）。芯片的良率是衡量芯片制造效率的核心指标，直接关系到芯片的成本、产能、市场竞争力甚至是企业的生存。

芯片良率的分类

半导体制造中的良率通常被分为前道工序良率、晶圆良率、后道工序良率和总良率。

其中，前道工序的良率，是送入生产线的wafer（晶圆）中，完成制造的比例。比如1个批次有1000片wafer下线，在制造过程中由于工艺/设备不稳定或破片损失了10片，最后有990片wafer完成制造进入封测，那前道工序的良率为99%。

晶圆良率是指1片完成了前道工序的wafer中，CP测试合格Die的比例。比如1片wafer上有80个Die，测试合格的Die有70个，那晶圆的良率为87.5%。

CP测试合格的芯片，会进行封装，封装完成后进行最终测试（Final Test, FT）。通过FT测试的芯片数量所占的比例称为后道工序良率。

将前道工序良率、晶圆良率、后道工序良率三者相乘就得到了这批次芯片的总良率。

影响芯片良率的主要因素

晶圆直径增大：从半导体制造的发展来看，为了提高生产效率，晶圆的直径从最早期的1英寸逐渐增加到了现在主流的12英寸。尽管每次增大晶圆直径都要更换产线上的制造设备，但是大尺寸晶圆上可以排布的芯片数量更多，单个芯片的成本降低，所以改造费用被分摊到每个芯片上，还是非常值得的。

大尺寸晶圆的另一个好处是晶圆上不完整Die的比例更小，有效芯片更多。8英寸的晶圆会存在14.5%的不完整Die，而12英寸晶圆上不完整Die的比例降低到10.8%，从而有效地提高了芯片的良率。

芯片尺寸增加：随着芯片功能越来越复杂，多年来芯片的尺寸一直在增加。如果芯片尺寸增加而不增加晶圆的直径，那么1片晶圆上有效芯片的比例就会降低。由于待测芯片的数量减少，芯片的良率也会随之变化。例如，1片晶圆上有100个芯片，其中10个因为缺陷失效，那晶圆良率为90%；如果1片晶圆上有10000个芯片和10个失效芯片，那晶圆良率可以达到99%。所以使用大尺寸晶圆可以平衡芯片尺寸增加对良率的影响，保证每片晶圆上都有足够数量的芯片。

工艺步骤增加：先进工艺为了实现更小的晶体管尺寸、更高的集成度和更好的性能，制造芯片的工艺步骤越来越多。从传统的平面工艺到FinFET，再到GAA，晶体管结构的设计和制造精度要求大幅提升，现在先进节点的制造需要上千道甚至几千道工艺步骤。工艺步骤越多，由于传输和工艺失误导致晶圆损坏的概率会更大，从而芯片的良率下降。

工艺成熟度：芯片的制造厂商必须迅速研发新工艺，导入新产品来参与市场竞争，这将会导致芯片的良率降低。一般来说，新工艺在发展的初期设备波动大、工艺参数范围宽、缺陷较多，导致良率通常低于50%。随着工艺越来越成熟，缺陷被解决，制造流程的稳定性、标准化提高，良率也会迅速提升。

芯片分Bin来提升良率

芯片分Bin是半导体制造中通过精细化分类与分级利用来提升良率的核心手段。分Bin本质是将wafer上性能、功能、电压、功耗等存在差异的芯片，按照设定的标准划分为不同档位（Bin），而不是简单将一个芯片地判定为“合格”或“报废”，从而最大化利用每一颗芯片的价值，提高芯片生产的良率。

例如，芯片设计时要求在2GHz的频率下工作，而生产出来的芯片有少部分在2GHz下不稳定，但可以在1.5GHz下稳定工作。如果直接报废这些芯片，就会造成浪费，制造成本也会提高。这时可以通过分Bin，将这部分芯片归为“1.5GHz Bin”，按照低性能版本销售，避免算入不良品中。

芯片良率直接决定芯片的制造成本、产能与交付能力、芯片的质量和可靠性，更能反应出企业的核心竞争力和在产业链上下游的博弈地位。能持续提升芯片良率，才能在现在半导体行业背景下保持竞争力。