在刻蚀目标材料时，往往伴随着掩膜或其他材料层的刻蚀。如何确保只有目标材料被精确去除，而掩膜或下层材料不受影响？这就引出了“刻蚀选择比”的概念。刻蚀选择比，也称为刻蚀选择性，是描述在相同刻蚀条件下，一种材料相对于另一种材料刻蚀速率快慢的比值。

具体而言，它定义为被刻蚀材料的刻蚀速率与掩膜材料或衬底材料刻蚀速率的比值。公式表示为：目标刻蚀材料的刻蚀速率/ 掩膜或基底材料的刻蚀速率。高选择比意味着被刻蚀材料快速去除，而掩膜或衬底材料刻蚀速率极慢，从而保护非目标区域。

刻蚀比的定义

 刻蚀选择比的核心在于量化不同材料在刻蚀过程中的相对去除速率。例如，如果目标材料的刻蚀速率是掩膜材料的10倍，选择比即为10:1。在半导体行业中，高选择比（通常认为大于5:1）至关重要。

随着摩尔定律推进，制程线宽不断缩小，光刻胶（PR）或硬掩膜（HM）厚度随之减薄，高选择比刻蚀成为确保关键尺寸（CD）和剖面控制的必要条件。如果选择比不足，在刻蚀多晶硅栅极（poly gate）时，可能吃穿下方极薄的栅氧层（gate oxide），导致器件失效。因此，高选择比不仅能精确复制掩膜图案，还能避免过刻蚀对底层材料的损伤。

高选择比的意义不仅限于保护衬底，还涉及掩膜的使用效率。当选择比较高时，掩膜在刻蚀过程中消耗极小，允许使用更薄的掩膜层，从而降低光刻工艺难度和成本。反之，低选择比下，掩膜与目标材料以相似速率被刻蚀，必须增加掩膜厚度以维持保护作用，但这会提高制作复杂性和费用。

此外，低选择比可能导致目标材料刻蚀完成后，底层材料继续被刻蚀，引发器件性能问题。因此，在先进半导体工艺中，高选择比刻蚀是实现高精度微结构的基础。

实现高选择比的方法

为实现高选择比刻蚀，工业中采用多种技术手段，主要包括终点检测系统和刻蚀气体的优化选择。在干法刻蚀中，终点检测系统通过实时监控刻蚀过程，在最小过刻蚀条件下停止刻蚀。

例如，光发射谱法利用等离子体中激发原子或分子发出的特征波长来鉴别材料：当被刻蚀材料完全去除、下一层材料暴露时，探测器识别特定光谱变化，触发刻蚀停止。这种方法类似于元素光谱分析，能精确控制刻蚀终点，避免对非目标材料的损伤。

另一个关键因素是刻蚀气体的选择。气体化学性质直接影响不同材料的刻蚀速率。以多晶硅栅极（poly silicon）刻蚀为例，目标材料为多晶硅（Si-Si键），掩膜为光刻胶（PR），衬底为栅氧层（SiO2，含Si-O键）。根据化学键能原理，反应趋向于从键能较小的键转向键能较大的键。

Si-Si键键能为54 kcal/mol，而Si-F键为132 kcal/mol，Si-Cl键为96 kcal/mol，Si-Br键为88 kcal/mol。由于Si-Si键能最小，含F、Cl、Br的气体均可刻蚀多晶硅。但Si-O键键能为111 kcal/mol，大于Si-Cl和Si-Br键能，因此含Cl或Br的气体（如Cl2和HBr）能选择性刻蚀Si-Si键而不刻蚀Si-O键，从而实现高选择比。

此外，添加O2可进一步降低对SiO2的刻蚀速率，提升选择比。相反，含C和F的气体可能因生成高键能C-O键（257 kcal/mol）而导致选择比下降，因此在实践中需优化气体配方，分主刻蚀和过刻蚀阶段控制。

高低选择比的应用与考量

尽管高选择比在多数半导体工艺中备受推崇，但并非所有场景都追求极高选择比。高选择比（如100:1）确保目标材料快速刻蚀且掩膜消耗少，但可能带来副产物堆积问题。例如，在深孔刻蚀中，刻蚀产物可能在非目标材料表面沉积，阻碍刻蚀剂接触目标材料，导致刻蚀停止或速率下降。因此，需平衡选择比与工艺稳定性。

低选择比刻蚀也有特定应用。当选择比为1:1时，称为“等速刻蚀”，即目标材料与掩膜材料以相同速率被去除。这在微透镜制造中非常有用：通过特定形状的掩膜，等速刻蚀可在目标材料上再现球形或柱形透镜结构。低选择比下，掩膜与材料同步刻蚀，形成所需三维轮廓，无需高选择比下的复杂控制。

总之，刻蚀选择比是半导体制造中的核心参数，直接影响器件精度和可靠性。通过终点检测和气体化学优化，可实现高选择比刻蚀，满足先进制程需求；而在特定应用中，低选择比也能发挥独特作用。理解并控制选择比，是推动微电子技术发展的关键一环。