封装是半导体制造过程的关键阶段，可以保护芯片免受机械和化学损伤，同时，还能够为芯片提供散热和电气传导路径。

先进封装中，对“先进” 定义具有相对性：不同地区、不同时期对先进封装的定义不一样。一般来说，具备Bump、RDL、Wafer 和 TSV 四项基础要素中任意一种即可称为先进封装。

先进封装-倒装焊（flip chip）

芯片键合是在封装基板上安装芯片的工艺方法，芯片连接后，需要能承受封装后产生的物理压力，并能散发芯片工作时产生的热量。倒装芯片技术是在芯片的有源面形成焊料凸块，然后将此面翻转朝下，使凸块与基板上相对应的电极焊点互联。用凸块代替引线键合，电路最短，既能缩小封装尺寸，又能增加引脚数量，实现高密度封装，同时又具有良好的散热性和可靠性。在电子产品向轻、薄、短、小等功能多样方向发展的背景下，有着广阔的运用前景。

先进封装-晶圆级封装（WLP）

与传统封装在裸片切割分片后进行不同，晶圆级封装在晶圆上进行整体封装，封装完成后再进行切割分片。通过晶圆级金属重新布线（RDL）和凸点（Bump）改变原设计的芯片I/O引脚位置，根据重新分布的凸点位置不同，可分为扇入型（Fanin）和扇出型（Fan-out）两种，扇入型是指RDL Bump位于芯片本体之上，扇出型则是指RDL Bump位于芯片外的Molding之上。扇入型WLP 封装的封装尺寸与芯片尺寸相同，而扇出型WLP 则具有比芯片更大的封装尺寸。由于整个晶圆能够实现一次全部封装，晶圆级封装能够有效提升封装效率，并降低工艺成本。

先进封装-台积电 InFO 技术

InFO 技术是台积电于 2016 年推出的一种扇出型封装技术。InFO 技术是将芯片直接放置在基板上，通过RDL实现芯片和基板的互连，无需使用引线键合，RDL 在晶圆表面形成，可以允许更多的 I/O 连接，实现更紧凑和高效的设计。

先进封装- SoIC

集成片上系统（System-on-Integrated-Chips）也称为TSMC-SoIC，是台积电最新的先进封装技术，包含CoW（Chipon-wafer）和WoW（Wafer-on-wafer）两种。SoIC将同质和异质芯粒集成到单个类似SoC的芯片中，该技术最鲜明的特点是没有凸点（no-Bump）的键合结构，因此具有更高的集成密度和更佳的性能，并且支持异构集成，因此具有更高的灵活性。

先进封装处于晶圆制造与封测制程中的交叉区域

目前，带有倒装芯片（FC）结构的封装、晶圆级封装（WLP）、系统级封装（SiP）、2.5D 封装、3D 封装等均被认为属于先进封装范畴，需要大量使用 RDL、Bumping、TSV 等工艺技术。